DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

01866126

\*\*Image available\*\*

ACTIVE MATRIX DRIVING DEVICE

PUB. NO.:

61-080226 [JP 61080226 A]

PUBLISHED:

April 23, 1986 (19860423)

INVENTOR(s): ICHIKAWA OSAMU

HIGUCHI TOYOKI

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

59-201529 [JP 84201529]

FILED:

September 28, 1984 (19840928)

INTL CLASS:

[4] G02F-001/133; G02F-001/133; G09G-003/20; G09G-003/36

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 44.9

(COMMUNICATION -- Other)

JAPIO KEYWORD:R004 (PLASMA); R011 (LIQUID CRYSTALS); R096 (ELECTRONIC

MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS --Metal Oxide Semiconductors, MOS); R116 (ELECTRONIC MATERIALS

-- Light Emitting Diodes, LED)

JOURNAL:

Section: P, Section No. 492, Vol. 10, No. 254, Pg. 15, August

30, 1986 (19860830)

#### ABSTRACT

PURPOSE: To decrease the number of integrated circuits and electric power consumption and to decrease considerably connecting points by disposing switching element groups to the periphery of the active matrix display element array on a driving circuit substrate for a display device.

CONSTITUTION: A silicon oxide film having address electrodes 32a-32w for a display part, peripheral source wiring terminal parts 34a-34h, 34l-34s, peripheral gate wirings 36a-36h and through-hole parts 38 is formed on a transparent glass substrate 30. Data electrodes 44a-44w are connected to one end part of a thin semiconductor film of the substrate display part and drain electrodes to the other end part to constitute the switching elements. Peripheral source electrodes are connected to one end part of the thin semiconductor film in the peripheral part of the substrate and peripheral drain electrodes to the other end. Part of the peripheral source electrodes are connected via the through-hole parts 38 to the peripheral source wiring terminal parts 34a-34h and part of the peripheral drain electrodes are connected via the through-hole parts 38 to the address electrodes of the display part.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2001 EPO. All rts. reserv.

5509673

Basic Patent (No, Kind, Date): EP 177247 A2 860409 ... <No. of Patents: 006>

ACTIVE MATRIX DISPLAY DEVICE (English)

Patent Assignee: TOKYO SHIBAURA ELECTRIC CO (JP)

Author (Inventor): ICHIKAWA OSAMU C O PATENT DIVI; HIGUCHI TOYOKI

CO PATENT DIVI

Designated States: (National) DE; FR; GB; NL

IPC: \*G09G-003/36;

Derwent WPI Acc No: \*G 86-095596; Language of Document: English

Patent Family:

Patent No	Kind	Date	Applic No K	Cind	Date	
DE 3585905	C0	920527	EP 85306771	Α	850924	
EP 177247	A2	860409	EP 85306771	Α	850924	(BASIC)
EP 177247	A3	880727	EP 85306771	Α	850924	
EP 177247	<b>B</b> 1	920422	EP 85306771	Α	850924	
JP 61080226	A2	860423	JP 84201529	Α	840928	
US 5028916	Α	910702	US 607750	Α	901031	

Priority Data (No,Kind,Date):

JP 84201529 A 840928

US 332424 B1 890331

US 127554 B1 871202

US 778085 B1 850920

500 DUST (F)

# 19 日本国特許庁(JP)

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭61-80226

minr.Ci.		識別記号	厅内整埋番号		❸公開	昭和61年(198	86)4月23日
G 02 F	1/133	129	B - 7348 - 2H				
G 09 G	3/20	118	D - 8205-2H 7436-5C				
	3/36		7436-5C	審査請求	未請求	発明の数 1	(全14頁)

City Cl 4

アクテイプ・マトリックス駆動装置

②特 0月 四59-201529

②出 願 昭59(1984)9月28日

⑫発 明 者 市 Ш 修 川崎市幸区小向東芝町1 株式会社東芝総合研究所内

砂発 明 渚 鏈 豊 喜

川崎市幸区小向東芝町1 株式会社東芝総合研究所内

⑪出 願 人 株式会社東芝

川崎市幸区堀川町72番地

砂代 理 人 弁理士 則近 憲佑 外1名

1. 発明の名称

アクティブ・マトリックス駆動技能

## 2. 特許請求の範囲

(1) スイッチング第子と拡スイッチング第子を駆 動する唯価配線とがマトリックス状に設けられた アクティブ・マトリックス即と、眩アクティブ・ マトリックス節から延設された各配線に対応して 設けられ 2 種の信号により前記延設された各配額 を選択駆動し、且つ同数個づつプロック化された 現数のスイッチング菓子と、前記模数の各ブロッ ク那でとに設けられ前記各プロック部の全ての前 記スイッチング累子に前記2種の借号のうちの一 方を共称する第1種の電低配線と、前配会プロッ ク部のスイッチング素子数に対応して設けられ前 紀各プロック形の各1個のスイッチング表子に削 記2個の信号のうちの他方の信号を供給する第2 ′、 間の 質値配線とを具備することを特敵とするアク ティブ・マトリックス駆動装置。

(2)前紀アクティブ・マトリックス部のスイッチ

ング君子はTPT ( Thin Film Fransistor ) か らなるととを特徴とする特性病状の範囲第1項配 数のアクティブ・マトリックス収励設度。

(3)前記アクティブ・マトリックス部の単値配線 はアドレス配線とデータ配験からなることを特敵 とする特許請求の範囲再1項配破のアクティブ・ マトリックス駆動技能。

W)前記アクティブ・マトリックス Wから 延設さ れた各配線は前比アクティブ・マトリックス部の 電極配線がそのまま返設されたものであることを 弊敵とする特許網求の範囲第1項記収のアクティ ブ・マトリックス昭勃装化。

(5) 前記マクティブ・マトリックス部から延設さ れた各配額は前記アクティブ・マトリックス部の 電極配線にエラストマー若しくはワイ ヤポンデン グにより観気的に接続されたものであることを特 敬とする特許額水の範囲第1項紀載のアクティブ ・マトリックス駆動装蔵。

60 前記2 限の信号により前記延設された各配線 を選択枢動する複数のスイッチング架子はTFT

#### 特開昭61-80226(2)

(Thin Film Transistor) からなるととを特額とする特許消水の範囲無1項記収のアクティブ・マトリックス級動装置。

17)前記2種の信号により前記低設された各配額を選択駆動する複数のスイッチング素子は、TMU (Transmittion Gate)チップからなることを特徴とする特許弱求の範囲第1項記載のアクティブ・マトジックス駆動装敵。

ICからなることを特徴とする特許初求の範囲第7項配級のアクティブ・マトリックス駆動鉄度。

(9) 前記アドレス配線を駆動するための第1 種の 電極配線はアドレスセレクト用I Cにより選択されることを特象とする特許積水の範囲第3項記載 のアクティブ・マトリックス駆動装置。

(ID) 前記 アドレス 配 報 を 収 め する た め の 第 2 種 の 健 極 配 線 は アドレスドライ パ 明 I C 化 よ り 選 択 されることを 特 敬 と する 特許 絹 求の 範 囲 第 3 項 記 牧 の アクティブ・マトリック ス 駆 効 装 産。

(II) 前記データ配線を閲如するための第1 他の電

(3)

低消役場力化や低コスト化が可能であるために特に注目されている。

近年、この被品 表示装置の機能性をさらに高めるために存願トランジスタによるスイッチング系チをマトリックスアレイに構成したものが開発されている。この方法は、 据版上に設けたメイッチングトランジスタマトリックスの各ドットに 画像情報を装積し、このマトリックスアレイの各ドットに対応した 位 難の 液晶層の変化を所定期間保持して画像を作るものである。

このためにスイッチングトランジスタマトリックスアレイを用いた被品表示装置はほぼ全時間設示となり、見易い画像が得られる。

ところで、スイッチングトランジスタの材料としては結晶、多精晶、アモルファス状態のBL,CdSe,Te,CdS 等が用いられる。このなかでも多独晶半導体やアモルファス半導体の薄膜技術は、低層アロセスが可能なために、ガラス基仮等の比較的低温で取扱うことの必要な基仮上にもスイッチングトランジスタのアクティブマトリック

値配線はアータセレクト用I Cにより 選択される ことを特徴とする特許賴求の範囲第 3 項記収のア クティブ・マトリックス 駆動装置。

(12)前記データ配線を駆動するための第2種の電 個配線はデータラッチ用ICにより選択されるに とを特徴とする特許請求の範囲第3項配載のアク ティブ・マトリックス駆動装置。

3. 発明の詳細な説明

(発明の技術分野)

本発明はスイッチング表子をマトリックス状に配列した表示装置用の駆動装置に係り、特に周辺駆動回路を有するアクティブ・マトリックス駆動装置に関する。

[発明の技術的背景とその問題点]

エレクトロルミネッセンス、発光ダイオード、プラズマ、 蛍光要示序、 液晶などの表示デバイスは、 設示部の御型化が可能であり、計測機器、 事務機器やコンピュータ等の端末表示装置あるいは特殊な要示装置への用途として要求が高まっている。 これらの表示デバイスの中で液晶表示装置は

11

ス案子を形成することができ、低調格で大商機の 表示装置を実用段階にした。

従来、このようなアクティブ・マトリックスアレイ 基 仮は 設示部分のみで 解収されて おり、この 表示部のマトリックスアレイ 基 仮を投示 必 如するためには外部に設けた必 動画 時 部分と ワイヤボンディング 学により 股税 していた。

取15回回,的は透過型アクティブマトリック ス液晶数が装置に於ける数示部基板と駆動回路器 板との一般的な接触方法を示す。

グワイヤ10で接続する。Cの相立て附近ではI Cをチップとして用いているがPC板の特徴を生 かし、DIPIUで構成することもできる。更には PC板のかわりに透明ガラス装板を使えば感動回 路苑板の中央部の怒崩けや保持板を不用とした客 曷な構造も収入れることができる。

しかしながら高精細で大画面のアクティブマト リックス表示接触を解放すると設示部拡板上の周 烟に放ける端子が増える。一方、現状のICのポ ンディングバッドはチップの4辺周囲に設けられ ており、その間隔は100~150umとなっている。 との為に表示 形態 板の 御子チッチが 150~200 иmであってもICチップを搭破する部分の周辺 配線は同し込み配線が必要となり、従って多膜説 娘とする手段がとられている。これらの「Cチッ プ搭製部周囲に於ける多層配像は薄膜トランジス タマトリックスアレイ那の牌成とは異なるプロセ スによって作られることが多く、このためにマト リックスアレイ発示部基成の製造歩留りを低下さ せたり、更にはこのICチップの組立て時に於け

(7)

ン走査の数が多くなるとーライン走査(TFTへ のゲート電圧印加)に対するデータの書込みが不 充分となることを考慮して N T S C 方式のテレビ ジョンスキャンのようにまず線走近回路24aで O1、O3…Onと奇数の走在を行い、次いで脳 **起夜回路24 bでG2, G4, G6, … Gn+1** の偶数走資を行って一本ずつ飛越する走世により 解決している。更には画像ピッチに対する端子の ピッチを扱らげる手段として画像アータ処理回路 `20 a。20 b b 同様に奇数、偶数と嵌分けてい ×200

**とれらの収動回路は既存のデュアルインライン** パッケージ型等のICをPC板上で租上げる構造 とする場合には奇数と偶数の線走査に対し要示師 基板への接続の際にその接続を工夫すれば解決で きる。しかしながら、前述したような表示形態板 上に1Cチップを搭載し数示典置全体を小形化し ようとする場合には画像データ処理回路のICと **般走査回路用【Cはそれぞれ何一機能をもち出力** 端子の位置が反転した 2 種類の I C が必要となり、 る不良発生も起るので表示使避全体としての生産 性を箸しく思くしていた。

選16回はこれらの影動回路の概念的な例収図 を示す。まず外部機器からの面像情報、遊園周号、 水中間号、クロック信号等の入力信号12がコン トロール回路14に入力される。このコントロー ル回路 1.4 で作られたクロック信号 1.6 。 画像デ - タ18a、18bは咽像データ処理回路(-ラ インメモリ)20a、20bに入力し、また画像 スキャンニング信号22a,220は般定資回路 2 4 a . 2 4 bに入力する。そして 似走 査回路2 4 a. 2 4 b および 前像データ処理回路 20 a. 20 b の名々からの信号が投示部でに入力されて幽像を 作り出す。この表示部2内に形成した表示第子で レイとしての得似トランジスタは応答運暖が遅い ため油像データ処理同路20a。20bに比較的 高速動作可能なICを用いてーライン分の顚像デ ータを記憶し、線走登回路24a,24bでは比 敗的違い単低で走資することのできるいわゆる線 脳次走資を採付している。またこの方法ではライ

ICの生産性やその相立における能率が低下する ものであった。又、周辺駆動回路自体も通常消費 魅力を低放する意味でCM() S 等の L S I が用い られるか、このため化必要なICチップ数は20 個~50個となり、俏貝電力が増大するばかりで なくアセンブリコストや「Cチャブ自体のコスト もかかり過ぎる。

近年こうした問題に対処する手段として顕示部 園辺にシフトレジスタを一体化形成した、いわゆ る周辺駆動回路部一体形の表示装置が検討されて いる。しかしながら、従来の梅願トランジスタ技 **御を用いてシフトレジスタを形収した場合は、こ** のシフトレジスタの配線パターンが表示部に比し 級細となるため加工精度、製造プロセス上の問題 が生じ、しかも一般的なMOS構造となる脳動回 路を構成すると階層が故に偕号彼形の歪が多くそ のため厄答速度が遅くなってしまう。またこのシ フトレジスタの歩盤りは100%でないと表示装置 用の慰動回路茶板全体が不良となってしまう。ま た特開昭 59-58480号の如く4 相以上のクロッ

2702408=

ク信号を用いて高速としたり、シフトレジスタに ダミーセルを設けて歩散り向上を図る場合は、配 線パターンが非常に微細となり加工材度がさらに 問題となり。また周辺慰動郡の回路規模が増大し てしまうという問題も生じる。

尚、順行する行電極及び列電極からなる、いわ ゆる単純マトリックス型の液晶表示装敵に於いて は、特開昭59-48738号の行電極の選択定査 をマルチプレックス化することにより収励回路を 削減する方法があるが、この方法では、例えば16 ×16 (256) 画条の場合の表示部と駆動回路部との 接続部数は列が256。行が32となってしまい、 結局は投税都数を大幅に成らすことができないと いう問題がある。

また駆動回路部に、例えばRAM等のメモリIC やデータセレクターIC,レコーダIC等の結額 を利用することが考えられるが、アクティブ・マ トリックス用として安定な世気俑号を送り込む風 動回路が必要であり、またアクティブ・マトリッ クス部のスイッチンク素子に対する電気信号の印

(11)

各プロック別の全てのスイッチング岩子に2種の 彼号のうちの一方の信号を供給する※1 1 種の電磁 **紀綴と、各ブロック船のスイッチング名子数に対** 広して設けられ各プロック部の1個のスイッチン グ記子に2種の信号のうちの他方の信号を供給す る朝で造の世密配線とを具備するアクティブ・マ トリックス戦励装置を持ることにある。

# (発明の効果)

段示装证用以助问路 施 仮上の アクティブマトリ ックス表示無子アレイの周辺に以上のような機能 をもつスイッチング菓子餅を配牌するCとにより る数のマトリックス温子があっても、これらの油 子に与えるための退気信号を作る英韻回路の数を 少なくすることができる。従って風知のための消 喪退力が少なくなるばかりでなくポンディング等 の接続協所が大幅に削減できる。

また、表示部マトリックスアレイのスイッチン グ黒子より租なパターンでよいのでこのために高 歩留りがなられる。さらには畏示那の耐潤に比べ 超辺の函数回路のアセンブリ面積は小さくできる 加量を多くでき且つ選択慰動が高速な戦動袋道が 必要とされるのである。

#### (発明の目的)

本発明は上記したようなアクティブマトリック スアレイの表示部と、この表示部を収動する周辺 駆動回路の組合せに際し、投示部のマトリックス アレイの製造歩餌りを他下させることなく、かつ 小数の駆動用ICで多数の銀形部マトリックスで レイ端子を感動することのできる設示装は用船動 装履を提供することを目的とする。

#### [緊明の概要]

本発明はスイッチングボ子とこのスイッチング 累子を感動する電極配線とがマトリックス状に設 けられたアクティブ・マトリックス邸と、Cのア クティブ・マトリックス部から延設された各配線 に対応して殺けられ 2 種の信号により 逓設された 各配線を選択駆動する複数のスイッチング第子と、 との複数のスイッチング君子が複数の同数のスイ ッチング系子でとに区分された複数のブロック形 と、この世数の各プロック部でとに被けられての

(12)

など大幅な生産性の向上および果装設計上の自由 度の拡大を図ったアクティブ・マトリックス慰迦 回路盛板を得るととかできる。

また本発明による周辺駆卵回路の選択駆動は各 スイッチング数子併(プロック)どとに行なうに とかできるのでアクティブ・マトリックス切の選 択脳勘を高速に行なうことができる。

#### [発明の実施例]

・以下本籍明の契施例を興」関乃至第14四を移 組して説明する。先ず4月20日本発明の一災46列 を用いた表示技権用収物回路特板の平面図であり、 第2回(a), (b)。(c) 付第1回(C 示扩展示据性用断物 回路兼板の中央領域を占める表示部の笠価回路図 平面図及びその断面図であり、 第3図(a), (b) は 表 示義雇用駆動回路拡散の周辺領域を占める周辺駅 、動回路部の平面凶及びその断而肉である。本契施 例で示す表示装置用駆動回路遊伝は、 透明ガラス 基 仮 (30)上に 炎 水 部 閉 心 ア ド レ ス 電 核 (32).(32 a),(32b),…(32w) 周辺威胁回路部用の周辺ソ ース配設端子即(34a),…(34h),(341),…(34a)

特開昭61-80226(5)

及び周辺ゲート配線(36a),(36b),…(36h) か形 成されており、さらにスルーホール部(38)を有す るシリコン酸化膜 (40) が形成されている。 善奴袋 示部のシリコン酸化膜 (40) 上にはアドレス電極 (32a),(32b),…(32w) 形成部に対応して、また些板 周辺部のシリコン酸化製 (40) 上には周辺ゲート配 破(3 6 a),(3 6 b)…(3 6 h)形成部に対応して失々 **灯えばアモルファスショコンからなる島状パター** ンの半導体薄膜 (42a),(42b),…(42g) が設けられて いる。 英仮表示部の半導体が腸(42)の一端部には データ山橋(44),(44a),…(44w) が、 加端部にはドレ イン概頼(46)が接続形成されておりスイッチング 素子を昂成している。 募板周辺部の半導体消膜(42a) ,…,(428)の一端部には周辺ソース電極(50a), … (50g)が、他端部には周辺ドレイン賞模(52a).… (52g)が接続形成されており、さらに周辺ソース 覚羅 (50a),….(50g) の一部はスルーホール部 (38) を介して超辺ソース配練端子部(34a),(34b),… (34h) に産続され、周辺ドレイン縦橋 (52a);(52g) の一部はスルーホール 部 (38) を介して 汲 示 部の ア

2702408=

άS

Vapour Deposition ) 法により約3000Aを付 眉し、PBP技術により島状パターンの半導体度 膜 (42n),(42b),…(42g) を形成する。

次に約3000AWITOからなる透明存置体値 を付拾し、PEP技術でパターン化して画業電極 (53)を作る。そして次に約500AのMoと約1 μ m のアルミニウムをスパッタ法あるいは蒸燈に より横層し郷2階のパターンとなる最示部内ドレ インは強(46)。データ軽値(44),(44a),(44b),… (41w) 周辺ドレイン電優(52),(52a),…(52g)、関 辺ソース電極(50),(50a),(50b),…(50g)および超 動用IC接続部(60)を形成して設示部内のTFT (62) および尚 辺スイッチンクトランジスタ群 (64=),(64b),…(64h)を完成する。

第 1 内乃至第 3 図で示すように炎示部内TFT (62) を迎るアドレス 現框 (32),(32a),(32b)…(32w) が単1時となっており、周辺ドレイン選値 (52)、 (52g),(52h),…(52g)のま2曜との 接続のためにシ リコン酸化膜 (40) の絶縁膜に開孔を施てしスルー ホール即(38)を設けることが必要であるが、要示

ドレス電極(32a),…,(32w) に 展読されている。 このような表示装置用駆動回路基根を液晶表示装 置に用いる場合は、第2凶(10)に示す如く、ドレイ ン電極 (46)に、例えばITO ( Iindiun Thin Oxide ) からなる幽異電磁 (53) を接続形成し、さ らに透明ガラス装板(30)の表示部領域上に放品層 (54)を介して、例えば「TOからなる透明導電腦 (56) が内側 一面に形成された透明の対向拡板 (58) を設ければ良い。

次に上記表示模倣用駆動回路基板の製造方法を 説明する。 先ず約2 mm 厚の透明ガラス基板 (30) 上に2000AのMの順を付着し、PEP(Phot Engraving Process )技術により第1層のパタ ーンとなるアドレス 収穫 (32a),(32b),…(32w) と周辺ソース配線端子郎(34a),(34b),…(34h) 及び周辺ゲート配線(36a),(36b),…(36h)を形 成する。 次 仁 約 2 0 0 0 A 心 シリコン 酸 化 暦 (40) を C V D 法により付着し、 C の シリコン 般 化 腕(40) の所題即位にスルーホール部(38)を形成する。そ の後、アモルファスシリコンをCVD(Chemical

(16)

部内TFT (62)を走るテータ電磁 (44),(44a),(44b) ···(44w) と周辺ドレイン 暖気 (66) とに於いてはスル - ホール節を必収としない。

周辺スイッチングトランジスタ群 (64a).(64b). (64c),···(64h)のソース唯換部を共通に接続する問 辺ソース配線似子部 (34a),(34b),…(34h),(341),… (34B)及びゲート配線部(36a),(36h),…(36h)の端 部には駆動用IC 受税的(60)は、 駆動回路 基板 (30) 外部に設けられた超動同格部(凶無せず)とワイ ヤポンディング或いは導催性ゴムの圧扱等により 接続され所訳の電気信号が与えられるために設け られている。

以上のようにして構成された表示装備用駆働回 路基板では、周辺駆動回路部のゲート電極配線 (36a) (36d) と周辺ソース配帳端子部 (34a).…(34h) により周辺トランジスタ群 (64a),…(64d) を O N して表示部のアドレス電極 (32a),···(32w) を選択す る。 同様に 周辺駆動回略部の ゲート 電 種 配額 (36e) …(36h)と周辺ソース配線湖子即(341),…(34s)によ り周辺トランジスタ群 (64e).…(64h) をONして娶

#### 符開昭61-80226(6)

示形のデータは極(44m),…(44w) を選択する。 第 2 図に示すような被晶製が装度に用いた場合は上記のような製造のアドレス 確値 (32m),…(32w)及びデータ 単極 (44m),…(44w)の選択によりさらに要示部内のTFT (62) を選択し、各TFT (62) に対応した画業単極 (48) に進圧を印加して液晶値 (54) を駆動させる。 このようにマトリックス状に配置された画者は傾 (48)の選択の組合せにより任意の要示像を呼し出すことができる。

尚、上紀実施例では、周辺塩幼山路部にセレクタ、ドライバ等の駆動回路部を設けてはいないが、紙 4 肉に示すように周辺超動回路部にデータセレクト用 1 C (70)、データラッチ用 I C (72)やアドレスドライバ用 I C (74)、アビレスセレクト用 I C (72)を登録するとともできる。

すなわち本鬼明によればアクティブ・マトリックス部の各辺に対応してセレクト用ICとラッチ用IC若しくはドライバ用ICとセレクト用IC を1個ずつ改ければ良く、従って従来のシフトレ
ジスクを用いた場合のように各データ若しくは各

(19)

して説明する。 概 8 図(1) , (b) は 閣辺スイッチングトランジスタ得 T , T , T , T , T , T , からなる可辺数動 間路 部 必 平 面 図 及び そ の 等 価 回 路 図 を 示 立 の で ある。 こ の 職 8 河 间 , (b) で は 段 示 面 図 と で ある 場合 の の む い れ ン 財 弦数 が 1 6 本 で ある 場合 の の 超 辺 が 1 6 本 で ある 場合 の こ の 超 辺 が 1 6 本 で 表 ま 連 ゲート 電 値 G , ~ り , ~ り , ~ と 共 連 ゲート 電 で ら こ の 選択に よ り ドレイン 電 値 D , ~ D , 。 を 選択で きるようになっている。

アドレスラインに対応してラッチ機能或いは増幅 機能を持たせる必要がなく大幅に回路規模を縮小 することができる。

また本発明によればアクティブマトリックス 戦動回路 蓋板と 画像情報 邸となる外部 晩 器と の 配線 優 競 を一挙に少なくできる利点 かある。

次に本発明の動作を顕 8 図乃至第 1 4 図を参照

**CO** 

いては第9凶(a)のカウンタとデコーダに替えて 2 粗のシフトレジスタを用いたものである。ます、 初期データりが第1のシフトレジスタ(90)に入 力され、クロック他号CKに同期してS1に切わ れる。との後初明データDをなくしてクロック個 号 C K の 2 個目を励起して 第 1 のシフトレジスタ (90) の出力を82 に移行する。 同様に クロック 信 号 C K を 3 個 、4 個と送り第1のシフトレジスタ (90) の出力を83,84と移す。第2 00 シフトレ ジスタ (92) の出力信号ひ1, 02, 03, 04 は 初期状態でG1がONとなっている。そうして餌 1 のシフトレジスタ (90) のキャリー信号CYとク ロックは好じKの組合せでぶるのシフトレジスタ (92) の出力がシフトしQ 2 に移行する。 再1 のシ フトレジスタ(90)への入力データ借号Dは所定期 間でとに発生しての場合では54の出力でとに発 生するようになっている。このように無9凶8、 (6)では、81,82,83,840) - 巡走査でと にG1、G2、G3、G4の出力信号が切換わる

# 2702408=

# 回路構成となっている。

借号と4月8 図(a)。(b)の周辺スイッチングトランジ スタ併T1、T2、T3、T4のドレイン電幅配 級 D 1 , D 2 , … D 1 6 の出力信号タイムチャー トである。果6凶に示すように各ゲート追極配線 G 1 , G 2 。G 3 , G 4 放所定期間 O N 状態心と きソース业を配線51、52、53、54には順 次ONの作号が入力される。そしてゲート電極配 颇G1,G2,G3,G4の切り換えどとにS1. S2、S3、S4を順次走査すればスイッチング トランジスタ鮮T1.T2.T3,T4のドレイ ン電極配線 D 1 。 D 2 , 一 D 1 6 は信号を順次出 するので表示部内TFTのTドレス場優の走登信 身として利用できる。

一万表示那内TFTへのデータ信号はシリアル な信号よりもパラレル信号が譲ましい。第11図 及び年12回は本発明にかかわる周辺スイッチン グトランジスタ群を用いた画像データ処理回路と そのタイムチャートである。まず、クロック信号

#### (23)

アクティブマトリックス値像表示走査が可能とな - る。すなわち、毎13図に示すように、アドレス 走査側のひとつのデコード出力期間T内に面像デ - タ 側のパラレル出力を一巡させることにより殿 順次走査方式を変形した表示動作を行うことがで a a

第14 凶は第1 凶で示す駆動用【C接続部(60) を工夫しICチップを搭載した慰動回路拡板を示 す。入出力端子部(92)から外部根器の画像データ および走査信号を受け、所留動作の1 C 9 0 ,90a. …,90hでアドレス走資および画像データ処理が 行なわれる。そうしてアドレス走査をスイッチ動 作させる。スイッチングトランジスタ群(94)と、 **画像アータを順次出力するスイッチングトランジ** スタ群 (96)により表示 定査が行なわれ 表示部 (98) により画像が映し出される。

尚、本発明の実施物ではアドレス走査側だけに 限らず画像アーク側にも周辺スイッチングトラン ジスタ解を設けて闘辺駆動用【Cとの関略化を図 つているが、要示部内の画案セルに書牌容量を加

#### 特別昭61-80226(ア)

CKに同切したアナログ画像信号ADがシフトレ ジスタ (94) の出力信号 (96) に従ってサンアルホー ルド(86)の所足箇所に遅えられる。サンブルホー ルド (98) に 並えられたアナログ函像情報 (100) は アナログドライバー (102) によって増幅されそれ ぞれの出力信号51、82、83、84を作る。 ーガシフトレジスタ (94) への一曲りの皆き込み終 了どとにパイナリ信号(96)の出力モードをカウン タ (98) に切換え、終設のデコーダ (104) によりデ コード川力作号〇1、〇2、〇3、〇4を切り設 える。このようにすればアナログ血像情報性号 S 1 , S 2 , S 3 , S 4 とデコード信号G 1 ,G 2 , G3、G4の組合せで周辺スイッチングトランジ スタ群で1.T2.T3,T4からの出力作分 D1. D2.… D16が4本単位で同時にかつそれ ぞれ独自のアナログ情報像を待って出力されると とにはる。

このように前段データ側のスイッチングトラン ジスタ群の働きと、アドレス走費側のスイッチン ランジスタ群の働きを連動させることにより

(2A)

えたり、半導体海雕の材料としてアモルファスシ リコンを使ったものでは所足時間での画像データ 世込みが不元分となるととがあるがこのような場 合は晦像テータ側にはスイッチングトランジスタ 辞を設けずに従来の結構方法と併用してもよい。

また。共施例ではスイッチングトランジスタ様 を4個として税明しているが本米の自的では扱め て多くの端子を必要とする表示後個用配動回路器 仮として有効であることは言うまでもなくアドレ ス数が500~1000本、また、データ関も500 ~2000本と自った場合に効果的となる。

#### 4. 以前の角体ない現場

第1回は本名明の一次麻倒を示す凶、重2回乃 至年14図は木希明の側の火病例を説明するため の図、第15回及び明16回は従来例を示す図で ある。


3 0 … 渡明ガラス施仮。 32,32a,32b,… 32w… 表示心用アドレス批例配移、34a,…34h 341.…34 s… 周辺ソース 配線端子郎、36 a. 3:6 b . … 3 6 h … 周辺ゲート配顧、 3 8 … スルーホ . J


特開昭61-80226(8)


- ル郎、 4 0 … シリコン酸化炉、 42,42a,… 428…半峰体御順、44,44円.…44w…アータ直 悠、 4 6 … ドレイン 硅低、 50a, 50b, …50g... 因辺ソース戦略、 52m, 52b, …52g… 周辺ドレ イン巡邏、53… 通祭電佐、54… 放動場、56 …透明導程獎。 5 8 … 对问藝板。 6 0 … 起動用IC 级税部、62…TFT、64a,84b.…64h… レインは低、10…データセレクト用IC、12 用IC、16…アドレスセレクト用IC。

> 代學人弁學士 削 近 海 佑(ほか1名)


> > (27)










特開昭61-80226(10)












# 特問昭61-80226(12)

第 8 図







### 第 9 🔯




# 第 10 図




孙周昭61-80226(13)





特問昭61-80226(14)



第 16 図

